|
Affiliation |
Vice President Vice President |
|
Title |
Professor |
|
External Link |
|
|
Related SDGs |
|
TANNO Koichi
|
|
|
Degree 【 display / non-display 】
-
Doctor (Engineering) ( 1999.9 Kumamoto University )
-
修士（工学） ( 1992.3 宮崎大学 )
Research Areas 【 display / non-display 】
-
Manufacturing Technology (Mechanical Engineering, Electrical and Electronic Engineering, Chemical Engineering) / Electron device and electronic equipment
Papers 【 display / non-display 】
-
ARIMURA Kazumasa, MIYAUCHI Ryoichi, TANNO Koichi
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E108-A ( 7 ) 928 - 936 2025.7
Authorship：Corresponding author Language：English Publishing type：Research paper (scientific journal) Publisher：一般社団法人 電子情報通信学会
In this study, we propose the systematic offset voltage reduction method considering the channel length modulation effect for the two-stage CMOS operational amplifiers (Op-Amps) and comparators. The proposed method employs the half-circuit of the input stage in two-stage Op-Amps as the output stage. Using the proposed method, each terminal voltage of the MOS transistors in the input and output stages is aligned, and the channel length modulation effect can be ignored. To generalize the proposed method, we applied the proposed method to Op-Amps with the cascode active load and differential difference amplifier. The systematic offset voltage was evaluated and compared by simulation using HSPICE with TSMC 0.18 <i>μ</i>m model parameters. Consequently, we confirmed that the proposed method can reduce the systematic offset voltage by 95% or more.
-
Graph Neural Network Output for Dataset Duplication Detection on Analog Integrated Circuit Recognition System Reviewed
Arif Abdul Mannan, Koichi Tanno
International Journal of Advanced Computer Science and Applications (IJACSA) 16 ( 5 ) 877 - 889 2025.5
Authorship：Corresponding author Language：English Publishing type：Research paper (scientific journal)
-
MIYAUCHI Ryoichi, YOSHIDA Akio, NAKANO Shuya, TAMURA Hiroki, TANNO Koichi, FUKUCHI Yutaka, KAWAMURA Yukio, KODAMA Yuki, SEKIYA Yuichi
IEICE Transactions on Information and Systems E104D ( 8 ) 1146 - 1153 2021
Authorship：Corresponding author Language：English Publishing type：Research paper (scientific journal) Publisher：The Institute of Electronics, Information and Communication Engineers
This paper describes the Fractional-N All Digital Frequency Locked Loop (ADFLL) with Robustness for PVT variation and its application for the microcontroller unit. The conventional FLL is difficult to achieve the required specification by using the fine CMOS process. Especially, the conventional FLL has some problems such as unexpected operation and long lock time that are caused by PVT variation. To overcome these problems, we propose a new ADFLL which uses dynamic selecting digital filter coefficients. The proposed ADFLL was evaluatied through the HSPICE simulation and fabricating chips using a 0.13 µm CMOS process. From these results, we observed the proposed ADFLL has robustness for PVT variation by using dynamic selecting digital filter coefficient, and the lock time is improved up to 57%, clock jitter is 0.85 nsec.
-
Novel Fractional-N All Digital Frequency Locked Loop with Robustness for PVT variation Reviewed
Ryoichi Miyauchi, Akio Yoshida, Shuya Nakano, Hiroki Tamura, Koichi Tanno, Yutaka Fukuchi, Yukio Kawamura, Yuki Kodama, and Yuichi Sekiya
IEEE 50th International Symposium on Multiple-Valued Logic (ISMVL 2020) 2020-November 159 - 163 2020.11
Authorship：Corresponding author Language：English Publishing type：Research paper (international conference proceedings) Publisher：Proceedings of The International Symposium on Multiple-Valued Logic
This paper describes a novel Fractional-N all digital frequency locked loop (ADFLL) with robustness for PVT variation. The conventional FLL is difficult to achieve the required specification by using the fine CMOS process. Especially, the conventional FLL has some problems such as unexpected operation and long lock time that are caused by PVT variation. To overcome these problems, we propose a new ADFLL which uses dynamic selecting digital filter coefficient. The proposed ADFLL evaluated through the HSPICE simulation using 0.13 μm CMOS process. From simulation results, the proposed ADFLL has robustness for PVT variation, and the lock time is improved up to 57%.
-
Kenya Kondo, Koichi Tanno
The 35th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC2020) 25 - 29 2020.7
Authorship：Corresponding author Language：English Publishing type：Research paper (international conference proceedings) Publisher：ITC-CSCC 2020 - 35th International Technical Conference on Circuits/Systems, Computers and Communications
This paper presents the measurement results of the low voltage CMOS current mode reference circuit which is designed using subthreshold operation of MOSFETs. This circuit ensures adjustment the temperature coefficient and the output voltage after fabrication by the trimming function. The proposed reference circuit has been designed and fabricated using 1-poly 2-metal 0.6 μm standard CMOS process. The silicon characteristics have been measured for the supply voltage range of 0 V to 3.6 V and the temperature range of -20 °C to 100 °C. The silicon measurement results of eight samples show the average output voltage of 0.54 V and the variation of 2.1 % before trimming compared with the typical design simulation of 0.50 V. And the supply voltage range is from 1.1 V to 3.6 V in spite of using 0.6 μm standard CMOS process. Although the output voltage and the temperature coefficient of the silicon results show the discrepancy from the simulation result, we could demonstrate that the output voltage can be adjusted to the target characteristic by trimming function.
Books 【 display / non-display 】
-
福岡システムLSIカレッジ「アナログ回路基礎」
石塚興彦, 淡野公一, 武藤浩二，太郎丸 眞（ Role： Joint author）
財団法人 福岡県産業・科学技術振興財団 2011.5
Language：Japanese Book type：Textbook, survey, introduction
-
システムLSI設計技術者養成講座基本課程 「バイポーラトランジスタ回路の基礎」
淡野公一, 武藤浩二, 石塚興彦（ Role： Joint author）
財団法人 福岡県産業・科学技術振興財団 2011.5
Language：Japanese Book type：Textbook, survey, introduction
-
システムLSI設計技術者養成講座基本課程 アナログ設計コースII「汎用アナログ電子回路」
石塚興彦, 淡野公一, 武藤浩二（ Role： Joint author）
財団法人 福岡県産業・科学技術振興財団 2009.4
Language：Japanese Book type：Textbook, survey, introduction
-
基礎課程 アナログ設計Ｉコース
石塚 興彦, 淡野 公一（ Role： Joint author）
福岡システムLSIカレッジ編 2001.11
Language：Japanese Book type：Textbook, survey, introduction
MISC 【 display / non-display 】
-
[解説] ヘルスケア機器とそれを支えるデバイス技術 Invited Reviewed
淡野 公一, 田村 宏樹
「システム／制御／情報」 61 ( 8 ) 334 - 339 2017.8
Language：Japanese Publishing type：Article, review, commentary, editorial, etc. (scientific journal)
Presentations 【 display / non-display 】
-
トマト着果のためのホルモン剤の自動噴霧実験および噴霧器の温湿度依存に関する考察
河村 昂大, 川野 智希, 西 啓太, 川崎 悠人, 小林 太一, 福重 博貴, 藤岡 想, 淡野 公一
電子情報通信学会 総合大会 2024.3.6
Event date： 2024.3.4 - 2024.3.8
Language：Japanese Presentation type：Oral presentation (general)
-
トマト着果のためのホルモン剤の自動噴霧実験及び希釈倍率に関する研究
川野 智希, 河村 昂太, 川﨑 悠人, 小林 太一, 福重 博貴, 藤岡 想, 淡野 公一
日本生物環境工学会九州支部2023年北九州大会（第16回） 2023.12.16
Event date： 2023.12.16
Language：Japanese Presentation type：Poster presentation
-
多入力FG-MOSFETの初期電荷除去法とその考察
熊谷 雅哉, 外山 貴子, 淡野 公一
2023年度(第76回)電気・情報関係学会九州支部連合大会 2023.9.8
Event date： 2023.9.7 - 2023.9.8
Language：Japanese Presentation type：Oral presentation (general)
-
ホルモン剤噴霧の自動化に向けた4-クロロフェノキシ酢酸の希釈倍率に関する検討
川野 智希, 河村 昂大, 川﨑 悠人, 小林 太一, 福重 博貴, 藤岡 想, 淡野 公一
2023年度(第76回)電気・情報関係学会九州支部連合大会 2023.9.8
Event date： 2023.9.7 - 2023.9.8
Language：Japanese Presentation type：Oral presentation (general)
-
2段構成CMOSオペアンプのための新たなシステマティックオフセット電圧低減手法
有村 知将, 淡野 公一
2023年度(第76回)電気・情報関係学会九州支部連合大会 2023.9.8
Event date： 2023.9.7 - 2023.9.8
Language：Japanese Presentation type：Oral presentation (general)
Awards 【 display / non-display 】
-
ベストポスター賞
2023.12 令和5年度日本生物環境工学会九州支部大会 トマト着果のためのホルモン剤の自動噴霧実験及び希釈倍率に関する研究
川野 智希, 河村 昂大, 川崎 悠人, 小林 太一, 福重 博貴, 藤岡 想, 淡野 公一
Award type：Award from Japanese society, conference, symposium, etc. Country：Japan
-
宮崎大学教員教育活動表彰
2021.1 宮崎大学 宮崎大学教員教育活動表彰
淡野 公一
Country：Japan
-
Best Paper Award
2020.10 Organizing Committee of ITC-CSCC
Kenya Kondo, Koichi Tanno
Award type：Award from international society, conference, symposium, etc. Country：Japan
-
2019年度「日本政府観光局（JNTO） 国際会議誘致・開催貢献賞」
2020.2 日本政府観光局
SMC2018実行委員会（代表：淡野 公一）
Country：Japan
-
Best Student Paper Award - FInalist
2019.10 IEEE Systems, Man, and Cybernetics Society
Edita Rosana Widasari, Koichi Tanno, Hiroki Tamura
Award type：Award from international society, conference, symposium, etc. Country：United States
Grant-in-Aid for Scientific Research 【 display / non-display 】
-
光とナノミストを利用した連続水素生産装置の開発
Grant number：20K05695 2020.04 - 2023.03
独立行政法人日本学術振興会 科学研究費補助金 基盤研究(C)
Authorship：Coinvestigator(s)
-
企業が理工系人材に求めるコンピテンシーと大学に求めるカリキュラム
Grant number：19K02891 2019.04 - 2022.03
科学研究費補助金 基盤研究(C)
Authorship：Coinvestigator(s)
-
ナノミスト噴霧器を用いた統合型農業補助システムの構築
Grant number：18K05908 2018.04 - 2025.03
独立行政法人日本学術振興会 科学研究費基金 基盤研究(C)
Authorship：Principal investigator
-
圧電素子を用いた学習機能を有するベッド上での心拍・呼吸・体動検出システムの開発
Grant number：18K11531 2018.04 - 2021.03
科学研究費補助金 基盤研究(C)
Authorship：Coinvestigator(s)
-
アナログLSI設計者育成のための新しい教育システム開発と授業・公開講座の実施
Grant number：17K01008 2017.04 - 2021.03
科学研究費補助金 基盤研究(C)
Authorship：Coinvestigator(s)
Available Technology 【 display / non-display 】
-
電子回路の設計
アナログ集積回路の設計
微粒子噴霧器の設計と応用Message：上記に示した研究に関して何かご相談があればご連絡ください。また，電気メーカでの講義・講演実績があります。研究だけでなく，技術教育などに関する相談があればご連絡ください。