淡野 公一 (タンノ コウイチ)

TANNO Koichi

写真a

所属

副学長 産学・地域連携担当

職名

教授

外部リンク

学位 【 表示 / 非表示

  • 博士(工学) ( 1999年9月   熊本大学 )

  • 修士(工学) ( 1992年3月   宮崎大学 )

研究分野 【 表示 / 非表示

  • ものづくり技術(機械・電気電子・化学工学) / 電子デバイス、電子機器

 

論文 【 表示 / 非表示

  • The fractional-N all digital frequency locked loop with robustness for PVT variation and its application for the microcontroller unit 査読あり

    Miyauchi R., Yoshida A., Nakano S., Tamura H., Tanno K., Fukuchi Y., Kawamura Y., Kodama Y., Sekiya Y.

    IEICE Transactions on Information and Systems   E104D ( 8 )   1146 - 1153   2021年

     詳細を見る

    担当区分:責任著者   記述言語:英語   掲載種別:研究論文(学術雑誌)   出版者・発行元:IEICE Transactions on Information and Systems  

    This paper describes the Fractional-N All Digital Frequency Locked Loop (ADFLL) with Robustness for PVT variation and its application for the microcontroller unit. The conventional FLL is difficult to achieve the required specification by using the fine CMOS process. Especially, the conventional FLL has some problems such as unexpected operation and long lock time that are caused by PVT variation. To overcome these problems, we propose a new ADFLL which uses dynamic selecting digital filter coefficients. The proposed ADFLL was evaluatied through the HSPICE simulation and fabricating chips using a 0.13 µm CMOS process. From these results, we observed the proposed ADFLL has robustness for PVT variation by using dynamic selecting digital filter coefficient, and the lock time is improved up to 57%, clock jitter is 0.85 nsec.

    DOI: 10.1587/transinf.2020LOP0008

    Scopus

    CiNii Research

  • Novel Fractional-N All Digital Frequency Locked Loop with Robustness for PVT variation 査読あり

    Ryoichi Miyauchi, Akio Yoshida, Shuya Nakano, Hiroki Tamura, Koichi Tanno, Yutaka Fukuchi, Yukio Kawamura, Yuki Kodama, and Yuichi Sekiya

    IEEE 50th International Symposium on Multiple-Valued Logic (ISMVL 2020)   2020-November   159 - 163   2020年11月

     詳細を見る

    担当区分:責任著者   記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)   出版者・発行元:Proceedings of The International Symposium on Multiple-Valued Logic  

    This paper describes a novel Fractional-N all digital frequency locked loop (ADFLL) with robustness for PVT variation. The conventional FLL is difficult to achieve the required specification by using the fine CMOS process. Especially, the conventional FLL has some problems such as unexpected operation and long lock time that are caused by PVT variation. To overcome these problems, we propose a new ADFLL which uses dynamic selecting digital filter coefficient. The proposed ADFLL evaluated through the HSPICE simulation using 0.13 μm CMOS process. From simulation results, the proposed ADFLL has robustness for PVT variation, and the lock time is improved up to 57%.

    DOI: 10.1109/ISMVL49045.2020.00-12

    Scopus

  • A Test Fabrication and Measurement Results of Low Voltage CMOS Current Mode Reference Circuit Based on Subthreshold Operation 査読あり

    Kenya Kondo, Koichi Tanno

    The 35th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC2020)   25 - 29   2020年7月

     詳細を見る

    担当区分:責任著者   記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)   出版者・発行元:ITC-CSCC 2020 - 35th International Technical Conference on Circuits/Systems, Computers and Communications  

    This paper presents the measurement results of the low voltage CMOS current mode reference circuit which is designed using subthreshold operation of MOSFETs. This circuit ensures adjustment the temperature coefficient and the output voltage after fabrication by the trimming function. The proposed reference circuit has been designed and fabricated using 1-poly 2-metal 0.6 μm standard CMOS process. The silicon characteristics have been measured for the supply voltage range of 0 V to 3.6 V and the temperature range of -20 °C to 100 °C. The silicon measurement results of eight samples show the average output voltage of 0.54 V and the variation of 2.1 % before trimming compared with the typical design simulation of 0.50 V. And the supply voltage range is from 1.1 V to 3.6 V in spite of using 0.6 μm standard CMOS process. Although the output voltage and the temperature coefficient of the silicon results show the discrepancy from the simulation result, we could demonstrate that the output voltage can be adjusted to the target characteristic by trimming function.

    Scopus

  • Automatic Sleep Disorders Classification Using Ensemble of Bagged Tree Based on Sleep Quality Features 査読あり

    Edita Rosana Widasari, Koichi Tanno, Hiroki Tamura

    Electronics   9 ( 3 )   512-1 - 512-20   2020年3月

     詳細を見る

    担当区分:責任著者   記述言語:英語   掲載種別:研究論文(学術雑誌)   出版者・発行元:Electronics (Switzerland)  

    Sleep disorder is a medical disease of the sleep patterns, which commonly suffered by the elderly. Sleep disorders diagnosis and treatment are considered to be challenging due to a time-consuming and inconvenient process for the patient. Moreover, the use of Polysomnography (PSG) in sleep disorder diagnosis is a high-cost process. Therefore, we propose an efficient classification method of sleep disorder by merely using electrocardiography (ECG) signals to simplify the sleep disorders diagnosis process. Different from many current related studies that applied a five-minute epoch to observe the main frequency band of the ECG signal, we perform a pre-processing technique that suitable for the 30-seconds epoch of the ECG signal. By this simplification, the proposed method has a low computational cost so that suitable to be implemented in an embedded hardware device. Structurally, the proposed method consists of five stages: (1) pre-processing, (2) spectral features extraction, (3) sleep stage detection using the Decision-Tree-Based Support Vector Machine (DTB-SVM), (4) assess the sleep quality features, and (5) sleep disorders classification using ensemble of bagged tree classifiers. We evaluate the effectiveness of the proposed method in the task of classifying the sleep disorders into four classes (insomnia, Sleep-Disordered Breathing (SDB), REM Behavior Disorder (RBD), and healthy subjects) from the 51 patients of the Cyclic Alternating Pattern (CAP) sleep data. Based on experimental results, the proposed method presents 84.01% of sensitivity, 94.17% of specificity, 86.27% of overall accuracy, and 0.70 of Cohen’s kappa. This result indicates that the proposed method able to reliably classify the sleep disorders merely using the 30-seconds epoch ECG in order to address the issue of a multichannel signal such as the PSG.

    DOI: 10.3390/electronics9030512

    Scopus

  • High-PSRR, low-voltage CMOS current mode reference circuit using self-regulator with adaptive biasing technique 査読あり

    Kondo K., Tamura H., Tanno K.

    IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E103A ( 2 )   486 - 491   2020年

     詳細を見る

    担当区分:責任著者   記述言語:英語   掲載種別:研究論文(学術雑誌)   出版者・発行元:IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences  

    In this paper, we propose the low voltage CMOS current mode reference circuit using self-regulator with adaptive biasing technique. It drastically reduces the line sensitivity (LS) of the output voltage and the power supply voltage dependence of the temperature coefficient (TC). The self-regulator used in the proposed circuit adaptively generates the minimum voltage required the reference core circuit following the PVT (process, voltage and temperature) conditions. It makes possible to improve circuit performances instead of slightly increasing minimum power supply voltage. This proposed circuit has been designed and evaluated by SPICE simulation using TSMC 65 nm CMOS process with 3.3V (2.5V over-drive) transistor option. From simulation results, LS is reduced to 0.0065%/V under 0.8V < VDD < 3.0V. TC is 67.6 ppm/°C under the condition that the temperature range is from -40°C to 125°C and VDD range is from 0.8V to 3.0V. The power supply rejection ratio (PSRR) is less than -80:4 dB when VDD is higher than 0.8V and the noise frequency is 100 Hz. According to the simulation results, we could confirm that the performances of the proposed circuit are improved compared with the conventional circuit.

    DOI: 10.1587/transfun.2019EAP1061

    Scopus

    CiNii Research

全件表示 >>

書籍等出版物 【 表示 / 非表示

  • 福岡システムLSIカレッジ「アナログ回路基礎」

    石塚興彦, 淡野公一, 武藤浩二,太郎丸 眞( 担当: 共著)

    財団法人 福岡県産業・科学技術振興財団  2011年5月 

     詳細を見る

    記述言語:日本語 著書種別:教科書・概説・概論

  • システムLSI設計技術者養成講座基本課程 「バイポーラトランジスタ回路の基礎」

    淡野公一, 武藤浩二, 石塚興彦( 担当: 共著)

    財団法人 福岡県産業・科学技術振興財団  2011年5月 

     詳細を見る

    記述言語:日本語 著書種別:教科書・概説・概論

  • システムLSI設計技術者養成講座基本課程 アナログ設計コースII「汎用アナログ電子回路」

    石塚興彦, 淡野公一, 武藤浩二( 担当: 共著)

    財団法人 福岡県産業・科学技術振興財団  2009年4月 

     詳細を見る

    記述言語:日本語 著書種別:教科書・概説・概論

  • 基礎課程 アナログ設計Iコース

    石塚 興彦, 淡野 公一( 担当: 共著)

    福岡システムLSIカレッジ編  2001年11月 

     詳細を見る

    記述言語:日本語 著書種別:教科書・概説・概論

MISC 【 表示 / 非表示

  • [解説] ヘルスケア機器とそれを支えるデバイス技術 招待あり 査読あり

    淡野 公一, 田村 宏樹

    「システム/制御/情報」   61 ( 8 )   334 - 339   2017年8月

     詳細を見る

    記述言語:日本語   掲載種別:記事・総説・解説・論説等(学術雑誌)  

講演・口頭発表等 【 表示 / 非表示

  • トマト着果のためのホルモン剤の自動噴霧実験および噴霧器の温湿度依存に関する考察

    河村 昂大, 川野 智希, 西 啓太, 川崎 悠人, 小林 太一, 福重 博貴, 藤岡 想, 淡野 公一

    電子情報通信学会 総合大会  2024年3月6日 

     詳細を見る

    開催年月日: 2024年3月4日 - 2024年3月8日

    記述言語:日本語   会議種別:口頭発表(一般)  

  • トマト着果のためのホルモン剤の自動噴霧実験及び希釈倍率に関する研究

    川野 智希, 河村 昂太, 川﨑 悠人, 小林 太一, 福重 博貴, 藤岡 想, 淡野 公一

    日本生物環境工学会九州支部2023年北九州大会(第16回)  2023年12月16日 

     詳細を見る

    開催年月日: 2023年12月16日

    記述言語:日本語   会議種別:ポスター発表  

  • 多入力FG-MOSFETの初期電荷除去法とその考察

    熊谷 雅哉, 外山 貴子, 淡野 公一

    2023年度(第76回)電気・情報関係学会九州支部連合大会  2023年9月8日 

     詳細を見る

    開催年月日: 2023年9月7日 - 2023年9月8日

    記述言語:日本語   会議種別:口頭発表(一般)  

  • ホルモン剤噴霧の自動化に向けた4-クロロフェノキシ酢酸の希釈倍率に関する検討

    川野 智希, 河村 昂大, 川﨑 悠人, 小林 太一, 福重 博貴, 藤岡 想, 淡野 公一

    2023年度(第76回)電気・情報関係学会九州支部連合大会  2023年9月8日 

     詳細を見る

    開催年月日: 2023年9月7日 - 2023年9月8日

    記述言語:日本語   会議種別:口頭発表(一般)  

  • 2段構成CMOSオペアンプのための新たなシステマティックオフセット電圧低減手法

    有村 知将, 淡野 公一

    2023年度(第76回)電気・情報関係学会九州支部連合大会  2023年9月8日 

     詳細を見る

    開催年月日: 2023年9月7日 - 2023年9月8日

    記述言語:日本語   会議種別:口頭発表(一般)  

全件表示 >>

受賞 【 表示 / 非表示

  • ベストポスター賞

    2023年12月   令和5年度日本生物環境工学会九州支部大会   トマト着果のためのホルモン剤の自動噴霧実験及び希釈倍率に関する研究

    川野 智希, 河村 昂大, 川崎 悠人, 小林 太一, 福重 博貴, 藤岡 想, 淡野 公一

     詳細を見る

    受賞区分:国内学会・会議・シンポジウム等の賞  受賞国:日本国

  • 宮崎大学教員教育活動表彰

    2021年1月   宮崎大学   宮崎大学教員教育活動表彰

    淡野 公一

     詳細を見る

    受賞国:日本国

  • Best Paper Award

    2020年10月   Organizing Committee of ITC-CSCC  

    Kenya Kondo, Koichi Tanno

     詳細を見る

    受賞区分:国際学会・会議・シンポジウム等の賞  受賞国:日本国

  • 2019年度「日本政府観光局(JNTO) 国際会議誘致・開催貢献賞」

    2020年2月   日本政府観光局  

    SMC2018実行委員会(代表:淡野 公一)

     詳細を見る

    受賞国:日本国

  • Best Student Paper Award - FInalist

    2019年10月   IEEE Systems, Man, and Cybernetics Society  

    Edita Rosana Widasari, Koichi Tanno, Hiroki Tamura

     詳細を見る

    受賞区分:国際学会・会議・シンポジウム等の賞  受賞国:アメリカ合衆国

全件表示 >>

科研費(文科省・学振・厚労省)獲得実績 【 表示 / 非表示

  • 光とナノミストを利用した連続水素生産装置の開発

    研究課題/領域番号:20K05695  2020年04月 - 2023年03月

    独立行政法人日本学術振興会  科学研究費補助金  基盤研究(C)

     詳細を見る

    担当区分:研究分担者 

  • 企業が理工系人材に求めるコンピテンシーと大学に求めるカリキュラム

    研究課題/領域番号:19K02891  2019年04月 - 2022年03月

    科学研究費補助金  基盤研究(C)

     詳細を見る

    担当区分:研究分担者 

  • ナノミスト噴霧器を用いた統合型農業補助システムの構築

    研究課題/領域番号:18K05908  2018年04月 - 2023年03月

    独立行政法人日本学術振興会  科学研究費補助金  基盤研究(C)

     詳細を見る

    担当区分:研究代表者 

  • 圧電素子を用いた学習機能を有するベッド上での心拍・呼吸・体動検出システムの開発

    研究課題/領域番号:18K11531  2018年04月 - 2021年03月

    科学研究費補助金  基盤研究(C)

     詳細を見る

    担当区分:研究分担者 

  • アナログLSI設計者育成のための新しい教育システム開発と授業・公開講座の実施

    研究課題/領域番号:17K01008  2017年04月 - 2021年03月

    科学研究費補助金  基盤研究(C)

     詳細を見る

    担当区分:研究分担者 

全件表示 >>

受託研究受入実績 【 表示 / 非表示

  • 綾生物圏保存地域の生態系の保全と持続可能な利活用の調和に関する研究

    2022年06月 - 2023年03月

    綾町  一般受託研究 

    淡野 公一、光田 靖、西 和盛、戸敷 浩介、松岡 崇暢

     詳細を見る

    担当区分:研究代表者  受託研究区分:一般受託研究

  • 門川町の生物多様性に関する調査並びに魅力の情報発信に関する研究

    2022年05月 - 2023年03月

    門川町  一般受託研究 

     詳細を見る

    担当区分:研究代表者  受託研究区分:一般受託研究

  • 都農町の地域活性化に関する研究

    2022年04月 - 2023年03月

    一般財団法人つの未来まちづくり推進機構  一般受託研究 

     詳細を見る

    担当区分:研究代表者  受託研究区分:一般受託研究

共同研究実施実績 【 表示 / 非表示

  • オペアンプ回路の精度向上に関する研究

    2024年04月 - 2025年03月

    株式会社トッパン・テクニカル・デザインセンター  国内共同研究 

     詳細を見る

    担当区分:研究代表者  共同研究区分:国内共同研究

  • リワーク基板故障対応に関する研究

    2023年04月 - 2025年03月

    株式会社フルタイムシステム  国内共同研究 

    淡野 公一

     詳細を見る

    担当区分:研究代表者  共同研究区分:国内共同研究

寄附金・講座・研究部門 【 表示 / 非表示

  • 研究助成金

    寄附者名称:東芝デバイス&ストレージ株式会社 2020年04月

  • 公益財団法人鹿島学術財団 国際学術交流援助

    寄附者名称:公益財団法人鹿島学術財団 理事長 鹿島 昭一 2020年03月

  • 研究助成金

    寄附者名称:東芝デバイス&ストレージ株式会社 2019年04月

  • 公益財団法人 電気通信普及財団 海外渡航旅費援助

    寄附者名称:公益財団法人 電気通信普及財団 理事長 中山 進 2018年06月

  • 工学部奨学寄付金

    寄附者名称:(株)沖マイクロデザイン 2008年08月

研究・技術シーズ 【 表示 / 非表示

 

授業 【 表示 / 非表示

  • 電気システム工学プロジェクト実験IIa

     詳細を見る

    科目区分:専門教育科目 

  • 電気システム工学課題演習I

     詳細を見る

    科目区分:専門教育科目 

  • 電気システム工学プロジェクト実験IIa

     詳細を見る

    科目区分:専門教育科目 

  • 工学英語(電気)

     詳細を見る

    科目区分:専門教育科目