論文 - 淡野 公一
-
ホップフィールドネットワークにおける山登り学習法
共著者：唐 政, 金 海和, 村尾健次, 石塚興彦, 淡野公一
電子情報通信学会論文誌 A, J83-A巻, 3号, 319-331頁 2000年3月
-
Multiple-valued basic operational circuits with neuron-MOS transistors
共著者：M. Syuto, K. Tanno, O. Ishizuka, Z. Tang
Proc. of Int. Symp. on Nonlinear Theory and its Application, Vol.1, 85-88 1999年11月
-
素子感度の低い低電圧駆動低消費電力CMOSアナログ乗算器に関する研究
熊本大学博士論文博士（工学）（熊本大学 乙博第75号） 1999年9月
-
Neuron-MOS pass transistor networks applied to multi-valued logic
共著者：J. Shen, M. Syuto, K. Tanno, O. Ishizuka
Proc. of Korea-Japan Joint Symp. on Multiple-Valued Logic, Vol.1, 63-67 1999年8月
-
A learning multiple-valued logic network that can explain reasoning
共著者：Z. Tang, O. Ishizuka, K. Tanno
Trans. IEE of Japan, Vol.119-C, No.8/9, 970-978 1999年8月
-
Voltage-mode linear summation circuit with neuron-MOS transistors and its application to multi-valued logic
共著者：M. Syuto, J. Shen, K. Tanno, O. Ishizuka
Proc. of Korea-Japan Joint Symp. on Multiple-Valued Logic, Vol.1, 101-107 1999年8月
-
Programmable literal circuits with neuron-MOS transistors
共著者：M. Inaba, J. Shen, K. Tanno, O. Ishizuka
Proc. of Korea-Japan Joint Symp. on Multiple-Valued Logic, Vol.1, 75-79 1999年8月
-
A 1-V, 1-Vp-p input range, four-quadrant analog multiplier using neuron-MOS transistors
共著者：K. Tanno, O. Ishizuka, Z. Tang
IEICE Trans. on Electronics, Vol.E82-C, No.5, 750-757 1999年5月
-
Neuron-MOS current mirror circuit and its application to multi-valued logic
共著者：J. Shen, K. Tanno, O. Ishizuka, Z. Tang
IEICE Trans. on Information and Systems, Vol.E82-D, No.5, 940-948 1999年5月
-
Down literal circuit with neuron-MOS transistors and its applications
共著者：J. Shen, K. Tanno, O. Ishizuka
Proc. of IEEE Int. Symp. on Multiple-Valued Logic, Vol.29, 180-185 1999年5月
-
Simple CMOS voltage follower with resistive load drivability
共著者：K. Tanno, H. Matsumoto, O. Ishizuka, Z. Tang
IEEE Trans. on Circuits and Systems II, Vol.46, No.2, 172-177 1999年2月
記述言語：英語 掲載種別：研究論文（学術雑誌）
-
Ultra-low power two-MOS virtual-short circuit and its application
共著者：K. Tanno, O. Ishizuka, Z. Tang
IEICE Trans. on Fundamentals, Vol.E81-A, No.10, 2194-2200 1998年10月
記述言語：英語 掲載種別：研究論文（学術雑誌）
-
Application of neuron-MOS to current-mode multi-valued logic circuits
共著者：J. Shen, K. Tanno, O. Ishizuka, Z. Tang
Proc. of IEEE Int. Symp. on Multiple-Valued Logic, Vol.28, 128-133 1998年5月
-
Neuron-MOS VT cancellation circuit and its application to a low-power and high-swing cascode current mirror
共著者：K. Tanno, J. Shen, O. Ishizuka, Z. Tang
IEICE Trans. on Fundamentals, Vol.E81-A, No.1, 110-116 1998年1月
記述言語：英語 掲載種別：研究論文（学術雑誌）
-
生体の免疫応答ネットワークに基づく免疫的なネットワークとその免疫特性
共著者：唐 政, 蛇島浩史, 田島浩一, 石塚興彦, 淡野公一
電子情報通信学会論文誌 A,J80-A巻, 11号, 1940-1950頁 1997年11月
-
Very low power two-MOS virtual-short circuit and its application
共著者：K. Tanno, O. Ishizuka, Z. Tang
Proc. of Int. Symp. on Nonlinear Theory and its Application, Vol.2, 803-806 1997年11月
-
Design of current comparator using νMOS double cascode current mirror for MVL
共著者：S. Shen, K. Tanno, O. Ishizuka
Proc. of Int. Symp. on Nonlinear Theory and its Application, Vol.2, 799-802 1997年11月
-
VLSI design of a quaternary multiplier with direct generation of partial products
共著者：O. Ishizuka, A. Ohta, K. Tanno, Z. Tang, D. Handoko
Proc. of IEEE Int. Symp. on Multiple-Valued Logic, 169-174 1997年5月
-
Circuit design of a multi-valued carry look-ahead adder
共著者：O. Ishizuka, D. Handoko, K. Tanno, Z. Tang, E.J. McCluskey
Int. Journal on Multiple-Valued Logic, Vol.2, No.2, 111-126 1997年3月
-
1 : n2 MOS cascode circuits and their applications
共著者：K. Tanno, O. Ishizuka, Z. Tang
IEICE Trans. on Fundamentals, Vol.E79-A, No.12, 2159-2165 1996年12月
記述言語：英語 掲載種別：研究論文（学術雑誌）